تجزیه و تحلیل زمان در طراحی PCB با سرعت بالا

برای مهندسین طراحی سیستم های دیجیتال، تجزیه و تحلیل زمان بندی بخش مهمی از طراحی PCB با سرعت بالا-است. به خصوص با ظهور گذرگاه 100M، پس از رسیدن نرخ لبه سیگنال به پیکوثانیه، عملکرد سیستم بیشتر به طراحی انتهایی{2} بستگی دارد که نیاز به تجزیه و تحلیل زمان بندی و محاسبه دقیق در ابتدای طراحی دارد. تجزیه و تحلیل زمان و یکپارچگی سیگنال جدایی ناپذیر هستند و کیفیت سیگنال خوب کلید تضمین روابط زمان بندی است. مشکلات کیفیت سیگنال ناشی از انعکاس، تداخل و سایر پدیده ها احتمالاً باعث تغییر زمان و بی نظمی می شود و ما باید این دو را با هم در هنگام طراحی در نظر بگیریم.

نقطه شروع تجزیه و تحلیل زمان بندی، تعیین طرح طراحی با توجه به برقراری سیگنال یا رابطه زمان نگهداری است. این روش در کل فرآیند طراحی شامل طراحی آی سی، طراحی برد و طراحی سیستم اجرا می شود.

زمان{0}}پرواز به تفاوت از لحظه ارسال سیگنال تا لحظه ای که سیگنال در انتهای گیرنده پایدار است، اشاره دارد و برای بیان تاخیر ناشی از سیم کشی و بار استفاده می شود. . در مورد سرعت پایین با روش تقریبی می توان آن را تعیین کرد اما در طراحی pcb سرعت بالا به دلیل عواملی مانند بار و اثر خط انتقال باید با روش شبیه سازی تعیین شود. پس از تعیین زمان پرواز، محاسبه زمان بندی را می توان با استفاده از جدول یا روش دستی انجام داد تا بررسی شود که آیا سیگنال با الزامات نمونه سیگنال و نگهداری مطابقت دارد یا خیر. به طور مشابه، این فرآیند را معکوس کنید تا قوانین طول مسیریابی را به دست آورید.

ویژگی حالت ساعت مشترک این است که ساعت های فرستنده گیرنده توسط منبع ساعت مشترک ارائه می شود. دو ویژگی دارد. یکی این است که داده ها باید در یک چرخه به انتهای گیرنده برسند، و دوم اینکه اختلاف ساعت تأثیر زیادی بر زمان بندی دارد.

معمولاً وقتی ساعت و داده‌ها توسط یک نوع رابط هدایت می‌شوند، محاسبه زمان فقط باید اختلاف فاز بین آنها را در نظر بگیرد. اگر اینطور نیست، اختلاف فاز (مانند طول سیم کشی) باید با توجه به زمان پرواز تنظیم شود. این روش به این معنا که مسیریابی ساعت داده با طول مساوی باشد، بی اثر می شود.

در طراحی، عوامل دیگری مانند نویز سوئیچینگ، تداخل بین{0}}نمادها، و حلقه‌های غیر ایده‌آل بر فاز سیگنال تأثیر دارند. بنابراین، از یک سو باید به طور منطقی حاشیه های طراحی را در طراحی زمان بندی اضافه کنیم و از سوی دیگر، باید روش های طراحی دیگری را برای کاهش تأثیر تداخل اتخاذ کنیم.